Universitatea POLITEHNICA din București
Facultatea de Electronică, Telecomunicații și Tehnologia Informației

Sistem automat de control a energiei electrice

Lucrare de licență

Prezentată ca cerință parțială pentru obținerea
titlului de *Inginer*
în domeniul *Electronică, Telecomunicații și Tehnologia Informației*
programul de studii *Microelectronică, optoelectronică și nanotehnologii*

Conducător științific
Ș.L. dr. ing. Voichița DRAGOMIR
ing. Alexandru ULMĂMEI

Absolvent
Ștefania-Anca CIOCOIU

Anul 2024

Declaraţie de onestitate academică

Prin prezenta declar că lucrarea cu titlul *Sistem automat de control a energiei electrice* , prezentată în cadrul Facultăţii de Electronică, Telecomunicaţii şi Tehnologia Informaţiei a Universităţii "Politehnica" din Bucureşti ca cerinţă parţială pentru obţinerea titlului de *Inginer* în domeniul Inginerie Electronică şi Telecomunicaţii/ Calculatoare şi Tehnologia Informaţiei, programul de studii *Microelectronică, optoelectronică și nanotehnologii* este scrisă de mine şi nu a mai fost prezentată niciodată la o facultate sau instituţie de învăţământ superior din ţară sau străinătate. Declar că toate sursele utilizate, inclusiv cele de pe Internet, sunt indicate în lucrare, ca referinţe bibliografice. Fragmentele de text din alte surse, reproduse exact, chiar şi în traducere proprie din altă limbă, sunt scrise între ghilimele şi fac referinţă la sursă. Reformularea în cuvinte proprii a textelor scrise de către alţi autori face referinţă la sursă. Înţeleg că plagiatul constituie infracţiune şi se sancţionează conform legilor în vigoare. Declar că toate rezultatele simulărilor, experimentelor şi măsurătorilor pe care le prezint ca fiind făcute de mine, precum şi metodele prin care au fost obţinute, sunt reale şi provin din respectivele simulări, experimente şi măsurători. Înţeleg că falsificarea datelor şi rezultatelor constituie fraudă şi se sancţionează conform regulamentelor în vigoare.

Bucureşti, Iunie 2024.
Absolvent: Ștefania-Anca CIOCOIU

.....

Cuprins

Lista figurilor . . . iii
Lista acronimelor . . . iv

1. Introducere . . . 1
1.1. Motivația . . . 1
1.2. Aplicabilitate . . . 1
1.3. Obiective . . . 1

2. Lucrări în literatură (State of the art) . . . 2

3. Aspecte teoretice . . . 3
3.1. Optimizarea sistemelor fotovoltaice . . . 3
3.2. Descrierea instrumentelor software utilizate . . . 3
3.2.1. Xilinix Vivado 2021.2 . . . 3
3.2.2. Vitis HLS 2021.2 . . . 4
3.3. Placa de dezvoltare . . . 4
3.4. Descrierea componentelor hardware ale plăcii de dezvoltare . . . 5
3.4.1. Blocuri logice programabile(Configurable Logic Blocks) . . . 5
3.4.2. Matrice de interconectare (Interconnection Matrix) . . . 6
3.4.3. Memorii RAM . . . 7
3.4.4. Blocuri I/O . . . 8
3.4.5. Transcievere . . . 8
3.5. Convertorul analog-digital: XADC Dual 12-Bit 1 MSPS . . . 8
3.6. Modelul matematic Finite State Machine(FSM) . . . 10
3.6.1. Automatul Mealy . . . 10
3.6.2. Automatul Moore . . . 11
3.7. Descrierea componentelor hardware adiacente utilizate în proiect . . . 11
3.7.1. Panoul solar 9VDC . . . 11
3.7.2. Servomotoare de rotație continuă bidirecțională . . . 12
3.7.3. Rezistențe . . . 12

4. Proiectare și implementare . . . 13
4.1. Specificații . . . 13
4.1.1. Schema de principiu . . . 13
4.2. Implementarea digitală a sistemului . . . 14
4.2.1. Finite State Machine (FSM) . . . 14
4.2.2. Convertor analog digital (ADC) . . . 14
4.2.3. Comparator . . . 16
4.2.4. Registru . . . 16
4.2.5. Numărător maxim . . . 17
4.2.6. Numărător vertical . . . 18

4.2.7. Numărător orizontal 18
4.2.8. Servomotor 19
4.2.8.1. Pulse Width Modulation(PWM) 19
4.2.8.2. Divizor de ceas (clock divider) 20
Bibliografie 22

Lista figurilor

3.1. Pinout PYNQ-Z2 4
3.2. Arhitectură internă PYNQ-Z2 [1] 5
3.3. Arhitectura interna a unui BLC [2] 6
3.4. Configurație Dual Port BRAM [3] 6
3.5. Configurație Single Port BRAM [3] 7
3.6. Configurație Dual Port BRAM [3] 7
3.7. Diagramă bloc XADC Zynq-7000 [4] 9
3.8. Diagrama bloc FSM [5] 10
3.9. Panou solar [6] 11
3.10. Servomotor [7] 12
3.11. Rezistențe [8] 12
4.1. Schema de principiu a sistemului automat de control al energiei electrice 13
4.2. Implementarea la nivel logic a sistemului automat de control al energiei electrice 14
4.3. Detalii configurare XADC 15
4.4. Schema configurare XADC 15
4.5. Schemă bloc comparator 16
4.6. Simulare comparator 16
4.7. Schemă bloc registru 16
4.8. Simulare registru 17
4.9. Schemă bloc numărător maxim 17
4.10. Schemă bloc numărător vertical 18
4.11. Schemă bloc numărător orizontal 18
4.12. Diagramă bloc servomotor 19
4.13. Simulare PWM 19
4.14. Schemă bloc divizor de ceas 20
4.15. Simulare divizor de frecvență: de la 100 MHz la 1 MHz 21

Lista acronimelor

ADC - Analog-to-Digital Converter: Dispozitiv care convertește semnale analogice în semnale digitale.
BRAM - Block Random Access Memory: Tip de memorie RAM organizată în blocuri, utilizată în FPGA-uri.
CLB - Configurable Logic Block: Bloc de logică configurabilă găsit în FPGA-uri.
DFF - D Flip-Flop: Circuit secvențial folosit în electronica digitală pentru stocarea de date.
FPGA - Field-Programmable Gate Array: Circuit integrat care poate fi programat după fabricație.
FSM - Finite State Machine: Model matematic de calcul utilizat pentru a descrie comportamentul unui sistem cu state finite.
HDL - Hardware Description Language: Limbaj de descriere a hardware-ului, utilizat pentru modelarea sistemelor electronice digitale.
HLS - High-Level Synthesis: Proces de transformare a unei descrieri de nivel înalt a algoritmilor într-o descriere hardware.
HSTL - High-Speed Transceiver Logic: Standard de interfață logică de mare viteză utilizat în comunicațiile de date.
LUT - Look-Up Table: Structură de date utilizată în FPGA-uri pentru implementarea logicii digitale.
LVCMOS - Low Voltage Complementary Metal-Oxide-Semiconductor: Standard de interfață pentru semnale digitale de joasă tensiune.
LVDS - Low-Voltage Differential Signaling: Standard de interfață pentru semnale digitale de joasă tensiune și mare viteză.
MUX - Multiplexer: Dispozitiv care selectează una dintre multiplele intrări și o transmite la ieșire.
PWM - Pulse-Width Modulation: Tehnică de modulație utilizată pentru a controla puterea livrată dispozitivelor electrice.
RAM - Random Access Memory: Tip de memorie de calculator care poate fi accesată aleator.
RTL - Register Transfer Level: Nivel de descriere a circuitelor digitale care modelează fluxul de date între registre și operațiunile logice.
VDC - Voltage Direct Current: Tensiune electrică de curent continuu.
VHDL - VHSIC Hardware Description Language: Limbaj de descriere a hardware-ului utilizat pentru modelarea sistemelor electronice digitale.

Capitolul 1
Introducere

Conceptul de optimizare a panourilor solare cu ajutorul tehnologiei avansate câștigă tot mai multă popularitate în industria energiei solare, acesta contribuind la maximizarea producției de energie solară, extinderea duratei de viață a echipamentelor și promovarea unei economii sustenabile și ecologice.

1.1 Motivația

Motivația acestei teze are la bază dorința proprie de a explora atât partea hardware, cât și cea software a electronicii. Am dorit ca tema să reprezinte un model practic ce poate fi utilizat în viața de zi cu zi. Energia solară reprezintă una dintre cele mai puternice surse de energie regenerabilă, iar utilizarea tehnologiei FPGA permite crearea de soluții hardware personalizate în ceea ce privește eficiența panourilor solare. Avantajul aplicației este dat de viteza conversiei energetice în timp real, datorită convertorului analog-digital integrat cu o viteză de conversie de până la 1 MSPS, fiind potrivit pentru aplicații ce necesită achiziții de date în timp real și cu o rezoluție ridicată.

1.2 Aplicabilitate

Domeniile de aplicabilitate ale sistemului prezentat în această lucrare sunt variate și acoperă o gamă largă de utilizări, de la sisteme de alimentare pentru locuințe și dispozitive portabile la stații de încărcare solară, ferme solare și chiar vehicule electrice solare. Acest sistem a fost conceput inițial pentru a fi implementat într-un sistem de alimentare pentru locuințe, unde va funcționa ca sursă de energie pentru diverse dispozitive, inclusiv un ventilator solar, contribuind astfel la reducerea dependenței de sursele de energie tradiționale și la promovarea sustenabilității.

1.3 Obiective

Obiectivele principale ale acestei lucrări includ:

- Proiectarea și implementarea unui sistem de alimentare solară eficient și fiabil.
- Optimizarea performanței sistemului pentru a asigura utilizarea maximă a energiei solare disponibile.
- Asigurarea compatibilității și siguranței sistemului în utilizarea sa practică.

Capitolul 2
Lucrări în literatură (State of the art)

Capitolul 3
Aspecte teoretice

3.1 Optimizarea sistemelor fotovoltaice

Optimizarea sistemelor fotovoltaice prin utilizarea FPGA-urilor reprezintă o abordare inovatoare și eficientă în domeniul energiei regenerabile. Prin integrarea unui FPGA în sistemul de control al panourilor solare, avem posibilitatea de a implementa un set diversificat de funcționalități avansate, adaptabile și optimizate. Alegerea FPGA-ului este motivată de capacitatea sa de a oferi flexibilitate și putere computațională remarcabilă, permițând implementarea algoritmilor complexi și a logicii de control într-un mediu programabil și reconfigurabil. Utilizarea unui Finite State Machine (FSM) pentru controlul panoului solar aduce beneficii semnificative în eficiența și performanța sistemului. Prin FSM, putem gestiona în mod inteligent poziționarea și orientarea panoului solar în funcție de parametrii de mediu, precum poziția soarelui, condițiile meteorologice și cerințele de energie. Astfel, optimizăm producția de energie solara și creștem eficiența sistemului în ansamblu, contribuind la utilizarea durabilă și responsabilă a resurselor regenerabile.[9]

3.2 Descrierea instrumentelor software utilizate

3.2.1 Xilinix Vivado 2021.2

Xilinx Vivado este un mediu de proiectare integrat (IDE) dezvoltat de compania Xilinx pentru proiectarea și implementarea circuitelor digitale pe dispozitive FPGA. Vivado permite realizarea modulelor digitale în limbajele Verilog sau VHDL, însă acesta dispune și de o unealtă numită IP Integrator, prin care utilizatorul poate interconecta modulele realizate manual și modulele create de Xilinx, în vederea realizării proiectelor digitale complexe. IP Integrator este un mediu grafic și interactiv care generează automat interfețele grafice ale modulelor, precum procesoare, convertoare sau registre. [10]

Procesul de programare a FPGA-ului include mai mulți pași:

- Scrierea codului HDL în limbajul de descriere hardware VHDL sau Verilog.
- Sinteza codului folosind secțiunea RTL ANALYSES.
- Plasarea și rutarea codului RTL pe FPGA.
- Generarea fișierului binar, denumit Bitstream.
- Programarea FPGA-ului: încărcarea fișierului Bitstream în FPGA.

3.2.2 Vitis HLS 2021.2

Vitis HLS este un instrument software de proiectare dezvoltat de Xilinix cu scopul de converti codul scris in limabje de programare de nivel inalt, precum C/C++ sau OpenCL in cod RTL pentru a putea fi apoi implementat pe FPGA.[11]

Procesul de programare a FPGA-ului include mai mulți pași:

- Compilarea, simularea și depanarea algoritmului C/C++.
- Analiza și optimizarea algoritmului C/C++.
- Sinteza algoritmului într-o descriere RTL.
- Verificarea implementării RTL prin co-simulare.
- Exportarea modelului RTL pentru utilizare în instrumente de proiectare hardware.

3.3 Placa de dezvoltare

Placa de dezvoltare utilizată în aceste proiecte este PYNQ-Z2 și face parte din seria Xilinx Zynq-7000 SoC. Aceasta este echipată cu un FPGA Xilinx Zynq-7000 SoC, care integrează un procesor ARM Cortex-A9 dual-core împreună cu o logică FPGA programabilă. Configurația descrisă oferă plăcii versatilitate și o putere de procesare remarcabilă, fiind potrivită pentru o varietate de aplicații din domeniul embedded. [12]



Figura 3.1: Pinout PYNQ-Z2

3.4 Descrierea componentelor hardware ale plăcii de dezvoltare

Un FPGA este format din:

- Blocuri logice configurabile
- Matrice de interconectare
- Memorii RAM
- Blocuri I/O
- Transcievere



Figura 3.2: Arhitectură internă PYNQ-Z2 [1]

3.4.1 Blocuri logice programabile(Configurable Logic Blocks)

Blocurile logice programabile sunt blocurile fundamentale ale unui FPGA, implementarea funcțiilor logice fiind realizată în CLB. Acestea sunt alcătuite dintr-o matrice de LUT-uri, DFF-uri și MUX-uri. LUT-urile pot fi programate pentru a implementa orice funcție logică,

iar DFF-urile sunt utilizate pentru a produce o versiune întârziată a ieșirii LUT-ului. MUX-ul selectează una dintre cele două intrări: ieșirea directă din LUT și versiunea întârziată din DFF.[13] [2]

Fiecare funcție logică configurată cu maxim patru intrări poate folosi un singur LUT. În cazul în care funcția logică prezintă mai mult de șase intrări, de exemplu opt intrări, va trebui să utilizăm încă un LUT.[13] [2]



Figura 3.3: Arhitectura interna a unui BLC [2]

3.4.2 Matrice de interconectare (Interconnection Matrix)

Matricea de interconexiuni prezintă o topologie de tip grilă (grid-based), în care interconexiunile sunt organizate într-o rețea regulată de linii orizontale și verticale. Cu cât matricea de interconectare este mai largă și mai complexă, aceasta poate permite implementarea unor circuite mai mari și mai complexe în FPGA. Scopul său este acela de realiza transferul datele printre CLB-uri.[14] [15]



Figura 3.4: Configurație Dual Port BRAM [3]

3.4.3 Memorii RAM

FPGA-urile pot include și blocuri de memorie RAM configurabile, care pot fi utilizate pentru a stoca date temporare sau pentru a implementa memorie pentru aplicații specifice.[3] BRAM este o resursă importantă în FPGA-uri, oferind memorie cu acces rapid pentru stocarea și manipularea datelor în cadrul proiectelor digitale. Conceptul de single și dual port BRAM configuration se referă la modul în care această memorie este organizată și utilizată în cadrul unui FPGA.[3]

- Configurație Single Port BRAM: Într-o configurație de tip single port BRAM, memoria poate fi accesată (citită sau scrisă) printr-un singur port. Acest lucru înseamnă că, în orice moment, o singură operație de citire sau scriere poate avea loc în memorie. Această configurație este adecvată pentru aplicații în care este necesar un singur flux de date sau acces simultan la memoria BRAM.[3]

- Configurație Dual Port BRAM: Într-o configurație de tip dual port BRAM, memoria este echipată cu două porturi separate care permit accesul simultan la aceeași memorie din două surse diferite. Acest lucru înseamnă că, în același ciclu de ceas, două operații de citire sau scriere pot avea loc simultan în memorie, fiecare accesând o zonă specifică a acesteia. Dual port BRAM este ideal pentru aplicații care necesită acces concurent la memorie din două fluxuri de date independente sau pentru implementarea de structuri de date complexe, cum ar fi cozi FIFO (First-In, First-Out) sau buffer-e circulare.[3]



Figura 3.5: Configurație Single Port BRAM [3]



Figura 3.6: Configurație Dual Port BRAM [3]

În ambele configurații, BRAM-ul poate fi configurat în mod flexibil pentru a satisface nevoile specifice ale aplicației, inclusiv dimensiunea, latimea și modul de organizare a datelor. Utilizarea corectă a configurațiilor single și dual port BRAM poate contribui la optimizarea performanței și eficienței în proiectele FPGA.[3]

3.4.4 Blocuri I/O

Blocurile I/O sunt circuite specializate cu programarea intrărilor și ieșirilor. Acestea pot include diferite tipuri de interfețe electrice, cum ar fi TTL, LVCMOS, LVDS, HSTL. Aceste interfețe permit conectarea și comunicarea cu o varietate de dispozitive externe. Unele FPGA-uri includ blocuri I/O cu caracteristici speciale, cum ar fi suport pentru alimentare separată pentru interfețe sensibile la zgomot, funcții de protecție împotriva supratensiunilor și subtensiunilor. Performanța și lățimea benzii a blocurilor I/O variază în funcție de arhitectura FPGA-ului și de specificațiile dispozitivului. Aceste caracteristici sunt importante în proiectarea sistemelor în timp real sau a altor aplicații care necesită interacțiune rapidă cu mediul extern. [13]

3.4.5 Transcievere

Transceiver-urile sunt componente esențiale în FPGA-uri și alte dispozitive de semnal digital, care permit transmiterea și recepția datelor între dispozitivul FPGA și alte dispozitive sau sisteme externe. Acestea preiau datele digitale din interiorul FPGA-ului, le convertește în semnale electrice sau optice pentru transmisie și le trimite către dispozitivul extern. De asemenea, ele pot recepționa semnalele de la dispozitivul extern, le convertește în format digital și le trimite înapoi către FPGA. Această funcționalitate bidirecțională face transceiver-ele ideale pentru comunicația în ambele direcții între FPGA-uri sau între FPGA-uri și alte componente. Transceiver-ele pot avea o serie de caracteristici și specificații, cum ar fi viteza de transmitere a datelor, lățimea de bandă, nivelurile de tensiune suportate, protocolurile de comunicație compatibile. Aceste caracteristici sunt importante în proiectarea sistemelor în care comunicarea rapidă și eficientă a datelor este importantă. [16]

3.5 Convertorul analog-digital: XADC Dual 12-Bit 1 MSPS

- XADC-ul este integrat în FPGA-ul Zynq-7000 și oferă 17 canale de intrare analogică, cu o rezoluție de 12 biți. Aceste canale pot fi configurate pentru a măsura tensiuni analogice într-un interval cuprins între 0 și 1 volți, sau între -1 și 1 volți cu un singur circuit de referință, sau între alte limite utilizând două circuite de referință. De asemenea, XADC-ul poate efectua măsurători de temperatură.[4]

- XADC-ul este accesibil prin intermediul interfeței Xilinx AXI (Advanced eXtensible Interface), permițând comunicarea cu alte blocuri din FPGA prin intermediul unui bus de date. Acest lucru facilitează integrarea XADC-ului în designul dvs. FPGA și permite citirea datelor măsurate de către alte module sau componente.

- XADC-ul poate fi configurat și controlat folosind interfețe software precum Xilinx Vivado sau PYNQ Python. Aceasta permite setarea parametrilor de măsurare, cum ar fi intervalul de tensiune, modul de operare și ratele de eșantionare, și citirea datelor măsurate pentru a fi utilizate în aplicații. [4]

În modul unipolar, cu o gamă nominală de intrare analogică de la 0V la 1V, ADC-urile produc un cod la scară completă de FFFh (12 biți) atunci când intrarea este de 1V. Prin urmare, dacă un semnal de intrare analogică are o valoare de 200 mV, acesta va produce și scoate un cod proporțional cu această valoare analogică. Pentru a determina codul specific generat pentru o intrare de 200 mV, putem utiliza raportul dintre tensiunea maximă de intrare și numărul maxim de biți (12 biți), astfel: [4]

Pentru calculul codului pentru o intrare analogică de 200 mV:

$$Cod_{200mV} = \frac{200mV}{1V} \times FFFh$$

$$Cod_{200mV} = \frac{200}{1000} \times FFFh$$

$$Cod_{200mV} = \frac{1}{5} \times FFFh$$

$$Cod_{200mV} = \frac{4095}{5}$$

$$Cod_{200mV} = 819.0$$



Figura 3.7: Diagramă bloc XADC Zynq-7000 [4]

3.6 Modelul matematic Finite State Machine(FSM)

Un FSM, cunoscut și sub denumirea de automat finit, este un model matematic și conceptual al unui sistem de calcul care poate fi într-un număr finit de stări discrete la un moment dat. Acesta poate trece de la o stare la alta în funcție de intrările primite și starea curentă a mașinii.[5]

Caracteristicile unui automat finit:

- Stări: FSM-ul poate fi într-o singură stare la un moment dat. Aceste stări reprezintă condițiile interne ale sistemului și reflectă comportamentul său la un moment dat.
- Tranziții: Tranzitia reprezintă schimbarea de la o stare la alta în funcție de intrările primite și starea curentă a mașinii. Aceste tranzitii sunt definite de o funcție de tranzitie care mapează o stare și o intrare la o altă stare.
- Intrări: FSM-ul primește intrări din mediul său și poate reacționa la aceste intrări prin schimbarea stării sale. Intrările pot influența comportamentul și tranzițiile mașinii.
- Ieșiri: În unele cazuri, FSM-ul poate produce și ieșiri pe baza stării și a intrărilor sale. Aceste ieșiri pot influența mediul exterior sau pot fi utilizate pentru a comunica informații.

Automatele Mealy și Moore sunt două tipuri de Finite State Machines (FSM-uri), modele matematice utilizate pentru a descrie și analiza comportamentul sistemelor discrete. Aceste două tipuri de automate diferă în modul în care produc ieșiri în funcție de starea lor curentă și de intrările primite.[5]



Figura 3.8: Diagrama bloc FSM [5]

3.6.1 Automatul Mealy

Într-un automat Mealy, ieșirile sunt asociate cu tranzitiile între stările automatei și cu intrările primite în acel moment. Astfel, ieșirile sunt generate nu numai pe baza stării curente, ci și pe baza intrărilor primite în momentul respectiv. Producerea ieșirilor este determinată de o funcție de ieșire, care mapează o pereche formată din starea curentă și intrarea curentă la o ieșire specifică. Avantajul principal al automatelor Mealy este

că pot fi mai compacte decât echivalentele lor Moore, deoarece unele informații pot fi codificate în intrări și ieșiri, reducând astfel numărul de stări necesare. Un exemplu clasic de aplicație a automatelor Mealy este în designul de circuite secvențiale și în protocoalele de comunicație.[5]

3.6.2 Automatul Moore

Într-un automat Moore, ieșirile sunt asociate cu stările automatei și nu depind direct de intrările primite în momentul respectiv. Ieșirile sunt generate numai pe baza stării curente, fără a lua în considerare intrările curente. Producerea ieșirilor este determinată de o funcție de ieșire, care mapează fiecare stare a automatei la o ieșire specifică. Avantajul principal al automatelor Moore este că sunt mai ușor de proiectat și de înțeles, deoarece ieșirile sunt determinate exclusiv de starea curentă a automatei. Un exemplu obișnuit de aplicație a automatelor Moore este în sistemele de control și în modelarea comportamentului secvențial simplu.[5]

3.7 Descrierea componentelor hardware adiacente utilizate în proiect

3.7.1 Panoul solar 9VDC

Un panou solar funcționează pe baza efectului fotovoltaic, în care celulele solare din panou convertește energia luminii solare în electricitate. Această conversie are loc prin interacțiunea fotonilor de lumină solară cu semiconductorii din celulele solare, generând astfel o diferență de potențial și producând curent electric.[17]

Panourile solare pot avea diferite caracteristici tehnice, cum ar fi puterea nominală, tensiunea de ieșire, curentul de ieșire, eficiența conversiei, dimensiunile fizice și greutatea. Un panou solar cu o tensiune nominală de 9V DC este proiectat să furnizeze o tensiune stabilă de 9 volți în condiții nominale de lumină solară.[17]

Figura 3.9: Panou solar [6]

3.7.2 Servomotoare de rotație continuă bidirecțională

Servomotoarele de rotație continuă bidirsecțională sunt dispozitive electromecanice utilizate pentru controlul rotației unui obiect în ambele direcții, cu o viteză variabilă și control precis. Servomotoarele de rotație continuă bidirecțională funcționează în principal pe baza unui servomecanism care convertește semnalele de control în mișcarea rotațională a unui arbore de ieșire. Ele sunt similare cu servomotoarele standard, dar au fost modificat pentru a permite rotația continuă în ambele direcții, în loc de mișcarea la un unghi specific. Aceste semnale sunt de obicei pulsuri modulate în lățime (PWM), care indică viteza și direcția dorită. PWM ste o tehnică utilizată pentru a controla puterea sau viteza unui dispozitiv electric prin variația duratei impulsurilor de semnal electric, numite și pulsuri. [18] [19]

Figura 3.10: Servomotor [7]

3.7.3 Rezistențe

Rezistențele sunt componente electronice pasive care sunt folosite pentru a controla fluxul de curent într-un circuit electric. Acestea sunt utilizate pentru realizarea divizorului de tensiune conectat la intrarea XADC-ului.

Figura 3.11: Rezistențe [8]

Capitolul 4
Proiectare și implementare

4.1 Specificații

Acest capitol se concentrează pe implementarea practică a proiectului propus, descriind în detaliu blocurile componente, legăturile dintre ele și conceptele fundamentale ale funcționării sistemului automat de control al energiei electrice. Informațiile sunt prezentate într-o ordine care respectă designul proiectului, menținând coerența între subcapitole. Argumentele sunt susținute de scheme bloc și de o simulare exemplificativă, care facilitează înțelegerea modului de operare a fiecărui bloc. Toate simulările au fost realizate folosind Vivado Xilinix 2021.2.

4.1.1 Schema de principiu

Schema de principiu poate fi descrisă prin următoarele componente și legături principale: panoul solar, care convertește energia solară în energie electrică, este conectat la divizorul de tensiune. Divizorul de tensiune reduce tensiunea de la 9V la 1V, acesta este maximul admis de XADC-ul integrat pe placa PYNQ-Z2, care mai departe controlează servomotoarele.



Figura 4.1: Schema de principiu a sistemului automat de control al energiei electrice

4.2 Implementarea digitală a sistemului

Implementarea digitală a sistemului are la bază logica FSM-ului, care reprezintă creierul sistemului. Acesta generează semnalele de control care controlează celelalte blocuri din schemă. [20]



Figura 4.2: Implementarea la nivel logic a sistemului automat de control al energiei electrice

4.2.1 Finite State Machine (FSM)

FSM-ul este un automat Mealy și are cinci stări diferite care controlează reacțiile sistemului în funcție de situație. Din cele cinci stări, una reprezintă controlul manual, în care servomecanismele sunt controlate de butoanele BTN2 și BTN3 de pe placa FPGA. Celelalte patru stări apar secvențial când butoanele BTN2 și BTN3 de pe placa sunt apăsate și sunt denumite stări de calibrare. În timpul calibrării, servomotorul orizontal efectuează o scanare pe 180 de grade pentru a detecta tensiunea maximă orizontală. Odată ce acesta finalizează mișcarea completă, FSM-ul trece în starea de maxim orizontal, unde controlează servomotorul pentru a reveni la locația unde a detectat tensiunea maximă. Urmează starea de scanare verticală, în care servomotorul vertical este controlat pentru a scana în sus și în jos cu 45 de grade în căutarea noii tensiuni maxime. În final, FSM-ul intră în starea de maxim vertical după ce identifică tensiunea maximă și revine la acea poziție. [20]

4.2.2 Convertor analog digital (ADC)

Convertorul analog-digital este implementat cu ajutorul IP Catalog din Vivado, selectând pinii care citesc valoarea analogică și modul de operare a acestuia. Tensiunea analogică pe care ADC-ul o poate citi este de maxim 1V, astfel că trebuie conectat divizorul de tensiune.

Pașii realizați în instanțierea XADC-ului:

- Citirea se realizează prin intermediul interfeței AXI4Lite.
- Pentru acest proiect avem nevoie de un singur canal, deci modul de operare va fi Single Channel.
- Dorim ca XADC-ul să citească tensiunea analogică continuu, de aceea am ales Continuous Mode.
- Frecvența ceasului, rata de conversie și timpul de achiziție a datelor sunt nemodificate: 100MHz, 1000KSPS, respectiv 4 perioade de ceas.



Figura 4.3: Detalii configurare XADC

Pentru a funcționa, XADC-ul a fost conectat l a încă două module: ZYNQ7 Processing System și AXI Interconnect, în felul următor:



Figura 4.4: Schema configurare XADC

4.2.3 Comparator

Comparatorul compară două valori de tensiune pe 10 biți, voltage1 și voltage2, și setează semnalul de ieșire out_comparator la 1 dacă voltage1 este mai mare decât voltage2, și la 0 în caz contrar.



Figura 4.5: Schemă bloc comparator



Figura 4.6: Simulare comparator

4.2.4 Registru

Registrul poate reține datele sale și le poate actualiza la fiecare front pozitiv al semnalului de ceas CLK, dar doar când semnalul de activare EN este activat. Dacă EN este 0, ieșirea este menținută neschimbată.



Figura 4.7: Schemă bloc registru

Se observa din simulare ca registrul functioneaza corect.



Figura 4.8: Simulare registru

4.2.5 Numărător maxim

Schema de circuit reflectă funcționalitatea descrisă în codul Verilog prin utilizarea componentelor modulare precum multiplexoare, adder, subtractor, registre și logică OR. Acest design permite contorului să opereze atât în mod de numărare ascendentă, cât și descendentă, cu posibilitatea de resetare asincronă. [20]

Funcționalitatea principală este de a incrementa sau decrementa contorul currcount la fiecare puls de ceas, în funcție de valoarea lui MC. Dacă RESET sau FSM_RST sunt active, currcount este resetat la 0 și CNT_RU este setat la 0. În modul de numărare descendentă, dacă currcount ajunge la 0, CNT_RU este setat la 0.

Fluxul de date în circuit:

- Resetare: dacă RESET sau FSM_RST sunt active, multiplexorul și OR logic setează currcount la 0 și CNT_RU la 0.
- Numărare:

  - În timpul fiecărui puls de ceas, dacă MC este 0, multiplexorul selectează ieșirea adder-ului (currcount + 1).

  - Dacă MC este 1, multiplexorul selectează ieșirea subtractor-ului (currcount - 1).
- Ieșire CNT_RU: În modul de numărare descendentă, dacă currcount ajunge la 0, CNT_RU este setat la 0. În restul cazurilor, CNT_RU este setat la 1.



Figura 4.9: Schemă bloc numărător maxim

4.2.6 Numărător vertical

Semnalul de ieșire CNT_D generat de modulul numărător vertical este utilizat pentru a controla poziția verticală a servomotorului. În funcție de valoarea semnalului CNT_D și de calibrarea sistemului, controlerul servomotorului va ajusta poziția motorului pentru a se potrivi cu valoarea dorită a semnalului de ieșire a numărătorului. [20]



Figura 4.10: Schemă bloc numărător vertical

4.2.7 Numărător orizontal

Semnalul de ieșire CNT_L generat de modulul numărător orizontal este utilizat într-un mod similar cu numărătorul vertical: generează un semnal de control care să indice poziția dorită a servomotorului pe parcursul unei mișcări orizontale. În esență, acest modul numără fiecare ciclu de ceas atunci când semnalul de derulare orizontală este activ, și resetează numărătorul la începutul fiecărei noi linii orizontale. În ambele cazuri, pentru a stoca valoarea actuală a numărătorului a fost declarat un registru de 13 biți, care poate reprezenta valori în intervalul $[0, 2^{13} - 1]$.[20]



Figura 4.11: Schemă bloc numărător orizontal

4.2.8 Servomotor

Diagrama din figura de mai jos reprezintă modulul de top pentru controlarea servomotoarelor. Acesta conține un divizor de ceas, un modul de bază predefinit ca servomotor și un modul PWM care controlează viteza de rotație a servomotorului.



Figura 4.12: Diagramă bloc servomotor

4.2.8.1 Pulse Width Modulation(PWM)

PWM (Pulse Width Modulation) este o tehnică utilizată pentru a controla puterea livrată către un dispozitiv electronic, cum ar fi un motor electric sau o lampă LED, prin varierea duratei impulsurilor într-un semnal periodic. [20] [21]

In simularea de mai jos, semnalul CLK este configurat la o frecvență de 100 MHz.



Figura 4.13: Simulare PWM

4.2.8.2 Divizor de ceas (clock divider)

Modulul divizorului de ceas are rolul de a inversa semnalul de ceas initial, obtinand astfel o frecventa de iesire mai mica si stabila. Inversarea semnalului asigura o forma de unda simetrica, cu o perioada de timp egala in starile de 1 si 0. [20] [22]



Figura 4.14: Schemă bloc divizor de ceas

Pașii de execuție a modulului:

- Contorul numără ciclurile ceasului de intrare și la fiecare front pozitiv acesta este incrementat.
- Când contorul ajunge la valoarea maximă, semnalul temporar de ceas este inversat, iar contorul este resetat la valoarea 0.
- Prin inversarea semnalului (toggle) se creează o nouă perioadă a semnalului de ieșire.
- Divizarea frecvenței constă în ideea că pentru fiecare două cicluri de ceas ale semnalului de intrare, semnalul temporar completează un ciclu complet (de la 0 la 1 și înapoi la 0).

Exemplu numeric: Frecvența *sclk* este calculată folosind formula:

$$Frecvența\, sclk = \frac{Frecvența\, clk}{2 \times max_count}$$

Având o frecvență a semnalului de intrare *clk* de 100 MHz și *max_count* setat la 50:

$$Frecvență_{sclk} = \frac{100MHz}{2 \times 50}$$

$$Frecvență_{sclk} = \frac{100MHz}{100}$$

$$Frecvență_{sclk} = 1MHz$$

Prin urmare, frecvența aproximativă a semnalului de ieșire *sclk* este de 1 MHz.



Figura 4.15: Simulare divizor de frecvență: de la 100 MHz la 1 MHz

Bibliografie

[1] Mouser Electronics. Amd / xilinx zynq®-7000 soc first generation architecture.

[2] FPGAKey. Configurable logic module.

[3] NAND LAND. What is a block ram (bram) in an fpga?

[4] *7 Series FPGAs and Zynq-7000 SoC XADC Dual 12-Bit 1 MSPS Analog-to-Digital Converter User Guide UG480.* AMD Technical Information Portal, 2016.

[5] FYS4220. State machines.

[6] eMAG. Panou solar.

[7] Farnell. Parallax 900-00005.

[8] Daly Electronic. Rezistenta 100 1w ±1

[9] Peter Minns and Ian Elliott. *FSM-based Digital Design using Verilog HDL.* John Wiley Sons Ltd, 2008.

[10] *7 Series FPGAs Configuration, UG470.* AMD Technical Information Portal, v1.17 edition, 2023.

[11] *Vitis High-Level Synthesis User Guide UG1399.* AMD Technical Information Portal, 2024.

[12] *Pynq-z2 reference manual v1.0.*

[13] National Instruments. Programming with an fpga target.

[14] Education 4u. Fpga architecture | switch matrix.

[15] Medium. Programmable logic devices.

[16] *7 Series FPGAs GTP Transcievers UG482.* AMD Technical Information Portal, 2016.

[17] NPRE 201 Solar Panel Project. Npre 201 solar panel project.

[18] Makerguides. How to control a 360 degree servo motor with arduino.

[19] Syinthims. Introduction to servo motors.

[20] AUTODESK Instructables. Fpga solar panel optimizer.

[21] Jeisson Poveda. Control pwm servomotor en vhdl, 2019.

[22] Technical Bytes. Step by step method to design any clock frequency divider, 2019.